ESD与EOS防护设计

两种过应力、四层防护 —— 器件级与系统级静电防护、EOS 对策、选型计算与测试验证的电路设计参考 ｜ 编制日期 2026-10-14 ｜ 版本号 Rev 1.0

报告总结

硬件失效里有一类特别容易被「甩锅」：板子本来好好的，某天开始偶发复位；或者来料批次里出现几颗上电就不应的存储器件。把责任链走一遍，电源没问题、固件没问题、焊接也没问题——问题出在一条没人画进原理图的路径上：静电与过电应力的泄放路径。

这份文档把 ESD 与 EOS 两种过应力分开讲透：ESD 是 ns 量级的脉冲，靠器件级与系统级两层防护逐层消耗；EOS 是 us~ms 量级的持续过流，靠限流、吸收与熔断把能量挡在门外。从模型差异、器件结构、板级器件选型、布局纪律，到测试判据与量产衔接，全部落在可执行的检查项上。对象以 SPI NOR / SPI NAND / eMMC 等存储接口为代表，方法适用于所有板级接口。文中所有数值均为量级性示意，具体参数一律以器件 datasheet 与相应标准为准。

结论：ESD 与 EOS 是两种敌人——ESD 是 ns 量级的脉冲，考的是泄放路径；EOS 是 us~ms 量级的持续过流，考的是限流与吸收。把两种应力分开建模、把四个层级逐层落位、把每一层的参数从 datasheet 里核算出来，过应力失效才会从「偶发」变成「可预防」。设计的全部动作可以概括为一句话：让能量在到达器件之前，有路可走、有人代劳。

读者路径

• 想先建立整体图景：第 1 章（两种过应力的物理差异）+ 第 2 章（四层防护与选型决策）。
• 正在画原理图：第 3 章（器件级）+ 第 6 章（选型计算）+ 第 7 章（布局）+ 附录 B。
• 板子出现场问题：第 9 章（现象速查）+ 第 11 章（归因方法）+ 第 8 章（测试口径）。
• 关心 EOS 与电源：第 5 章（EOS 防护）+ 第 6.2 节（功率估算）+ 第 6.4 节（极性选择）。
• 要做测试或量产检验：第 8 章（测试与验证）+ 附录 A（模型参数）+ 附录 C（判据与降级）。
• 只想要结论：第 12 章（三张核查清单）+ 附录 B（参数表模板）。

1. 问题本质：ESD 与 EOS 是两种不同的过应力失效

这一章不涉及任何具体器件，只把问题还原成物理：三种过应力模型差在哪里、存储器件哪些部位最怕过应力、EOS 从哪里来、失效怎么分级。后面每一章的判断，都是这一章几条原理在具体接口与具体系统上的投影。

1.1 三种过应力模型的物理差异

ESD 不是一种应力，至少三种模型，区别在「电荷从哪来、经过哪条路径、以什么波形泄放」。HBM（人体放电模型）：电荷储存在人体，通过手指或工具泄放到器件引脚，考的是「外部带电体碰你」。CDM（器件充电模型）：电荷储存在器件自身（封装、裸片、走线），器件带电后经引脚对低阻路径泄放，考的是「你自己带电碰地」。系统级放电（IEC 61000-4-2）：带电人体经放电枪接触或靠近整机导电面，考的是「整机在真实使用中被摸被抓」。三者对应完全不同的失效部位与对策：HBM / CDM 决定裸片能扛多大量级（片上结构与封装），系统级决定板级器件与机壳设计（TVS 与接地体系）。

把三种模型并排看，差异集中在四个维度：储能位置（人体 / 器件 / 人体经放电枪）、放电路径（引脚对地 / 引脚对外部低阻体 / 导电外壳对参考地）、波形（双指数衰减 / 更快衰减常带振荡 / ns 上升沿加长尾）、被考对象（裸片与焊盘 / 封装与地网络 / 整机回路）。分不清模型就会犯一类典型错误：拿 HBM 达标的器件直接裸机测系统级放电，或者反过来用系统级测试通过推断器件级安全。两套量级之间没有换算关系，只有各自的达标条件。

1.2 HBM、CDM 与 IEC 61000-4-2 的量级与波形差异

三种模型的量级差着数量级，这张差别表是选型计算的起点。HBM：人体等效电容经串联电阻对器件放电，电压在 kV 量级、峰值电流 A 量级、脉宽 ns 级。CDM：器件带电量虽小，但放电路径阻抗极低，电流峰值更高、脉宽更窄，对封装与地网络反而更苛刻。IEC 61000-4-2：电压 kV 量级（接触放电与空气放电等级不同）、电流 A 量级、ns 上升沿，能量经整机回路泄放。三套模型与 EOS 的量级对比见第 1 章图 1。

波形差异直接决定对策：ns 级脉冲要求泄放路径的电感越低越好（第 7 章「路径最短」纪律的来源）；us~ms 级 EOS 则要求限流与吸收（第 5 章）。同一条走线，对 ESD 是「电感太大」，对 EOS 可能是「电阻发热」——两种失效机理不同，检查方法也不同。把量级表贴在评审现场，多数「要不要加防护」的争论可以直接收敛。

1.3 存储器件对过应力的敏感点

存储器件对过应力的敏感点集中在五处，按「暴露程度」从高到低排。I/O 焊盘：数据、时钟、片选引脚直接暴露在连接器世界，是系统级放电的主要入口。电源域：VCC 引脚是 EOS 首当其冲的部位，过压直接击穿内部电荷泵与译码电路。片选与命令脚：热插拔半接触状态会在片选上感应出异常电平，形成误命令。封装与键合线：EOS 的大电流首先烧断的是键合线与内部走线——失效分析里最常见的金相证据。寄生可控硅通路：触发后电源轨被短接，不断电无法恢复（第 3.5 节）。

1.4 EOS 的典型来源：热插拔、感性负载与电源故障

EOS 不像 ESD 那样有个明确的「放电枪」，它的来源藏在系统动作里。热插拔：连接器接触瞬间的弹跳与半接触，产生反复的浪涌电流与拉弧——这是存储模块在路插拔场景的第一杀手。感性负载反电动势：继电器线圈、电机、电磁阀断电时把磁场能量泄放到供电轨。电源故障：适配器插拔、电池反接、稳压器失效把输入高压直接送进后级。地电位差：机壳地与信号地之间的瞬态电压经接口电缆形成共模回路。测试与调试动作：带电插拔排线、探头误接高压——这类「人为 EOS」在研发阶段比产线更常见，第 8.2 节给出测试安全纪律。

1.5 失效模式分级：硬失效与潜在退化

过应力的后果分五级，按「能不能被发现」从易到难排。立即硬失效：上电即不应、引脚对地短路——示波器一眼可见，好定位也不好隐瞒。延迟硬失效：应力造成隐性损伤，正常使用几十次后开路——最难防的一类。潜在退化：参数边缘化（漏电流增大、时序余量变薄），常温全绿、高低温或长期使用后暴露。闩锁：寄生可控硅被触发，电源轨被短接，电流持续增大直至热损坏，必须断电恢复。性能降级：功能可用但误码率上升、读写窗口变窄——系统级测试里表现为偶发通信异常，最容易被当成「软件问题」。

本章小结：ESD 有三套模型、量级差着数量级；EOS 是另一类持续应力；存储器件有五个敏感部位；失效分五级、越往后越难发现。下一章把这些认识落成体系：四个防护层级、五条泄放路径原则、四类器件家族与四个关键参数。

2. 防护体系总览与选型决策

这一章把防护从「加颗 TVS」升级成体系：四个层级各管一段、泄放路径有设计原则、器件家族按接口类型选、四个关键参数定量卡。核心观点：防护不是堆器件，是让能量在到达器件之前有路可走、有人代劳。

2.1 板级防护的四个层级

板级防护分四层，从外到内。结构层：机壳、屏蔽、缝隙控制——第一道防线，把放电挡在面板之外。板级层：TVS、稳压管、压敏、RC 吸收——把窜入的脉冲消耗掉。器件层：片上 ESD 结构与引脚箝位网络——最后一道，配合前两层把应力降到裸片可承受。接地层：地平面、等电位、回流路径——以上三层的公共基础，没有它前三层全部失效。四层关系与泄放方向见第 2 章图 2。

2.2 静电泄放路径的设计原则

泄放路径设计五原则。最短：放电路径每毫米电感都在累积电压，TVS 到连接器、TVS 到地的路径以短为第一纪律。低阻回路：放电电流必须找到回来的一路，回路面积越小辐射越小。先板级后器件：能量先在板级消耗，不让裸片当第一线。单点汇合：各接口的泄放电流在「防护前区」汇合后单点入地，避免接口间互相串扰。可验证：路径要能被测试看到（第 8 章），不能被看到的路径等于没有。

2.3 防护器件家族对比：TVS、稳压管、压敏电阻与吸收网络

四类器件家族，机理、速度、能量各有分工。TVS（雪崩二极管）：响应 ps~ns、箝位锐利、结电容按档位从 pF 到 nF，是信号线与电源轨的主力。稳压管（齐纳 / 雪崩）：箝位精度高、功率较小，适合小电流基准与低速口。压敏电阻（MOV / Varistor）：能量吸收能力最强、响应较慢、结电容大且会老化，适合电源入口与慢速大能量场合。RC 吸收网络：专治感性负载反电动势，把磁场能量变成电阻热。家族对比见下表，定量选型见第 6 章，库存与替代见附录 B.3。

2.4 决策树：按接口类型选择防护方案

选型不靠感觉，按接口类型走决策树（第 2 章图 2 右半）：先看接口连出去是什么（人体可触 / 内部模块 / 电源 / 感性负载），再看信号速率（决定结电容预算），最后看能量量级（决定功率档位）。高速存储接口（如 eMMC 的高速数据线）是全场最难的折衷：结电容每多一点，信号边沿就钝一分，第 6.3 节给出定量方法。树的输出是「候选家族与档位」，具体型号由第 6 章三窗口核算确定。

2.5 关键参数：箝位电压、峰值功率、结电容与响应时间

四个参数卡住所有选型。箝位电压 Vc：脉冲到来时器件两端的实际电压——必须低于被保护端口的损坏电压，这是选型的黄金约束。峰值功率 Ppp：器件在规定波形下能吸收的脉冲功率，按第 6.2 节方法估算并留余量。结电容 Cj：对高速信号是负载，直接衰减边沿；对电源轨无所谓。响应时间：ps~ns 量级（TVS 最快、压敏最慢），ns 级脉冲面前差别不大，但要与路径电感联合看。四个参数的用法见下表，核算模板见附录 B.1。

本章小结：防护是四层串联，泄放路径有五条原则，器件有四大家族、四个关键参数；接口类型走决策树、定量核算走第 6 章。下一章进入最里一层：裸片上的 ESD 结构怎么承接前两层漏过来的应力。

3. 器件级静电防护（HBM 与 CDM）

这一章进入最里一层：裸片用什么结构承接前两层漏过来的脉冲。重点是 HBM / CDM 两种器件级模型下的片上结构、引脚网络、CDM 地弹与闩锁风险。板级做得再好，器件级耐量不足一样会损；两者是接力，不是替代。

3.1 片上 ESD 结构：二极管、GGNMOS 与 SCR

裸片靠几类并联的泄放结构把引脚上的过压引到电源轨或地。二极管对（二极管到 VCC / 到 VSS）：最常用、成本最低，正向对电源放电，反向做钳位。GGNMOS（栅极接地 NMOS）：漏源击穿后形成低阻通路，把引脚泄到 VSS，触发快、耐量高。SCR（可控硅）：触发后阻抗最低、吸能最强，但触发电压高、有闩锁风险，多用于大端口。场氧器件（FOD）：基于场氧击穿，面积小，适合多引脚阵列。这些结构在 I/O 引脚与电源域之间织成一张网，结构示意见第 3 章图 3。

3.2 引脚网络与电源箝位

单个引脚结构只是局部，整片靠「引脚结构 + 电源箝位」配合才能覆盖所有组合。引脚到电源：每个 I/O 都有对 VCC / VSS 的二极管，任何引脚对任一轨的放电都被就近接住。电源箝位：VCC 到 VSS 之间放一个大结构（如栅极耦合 NMOS 或厚氧器件），承接电源域之间的过压，也补上「引脚到引脚经电源耦合」的泄放路径。分布与平衡：所有 I/O 结构要均匀、对称，否则应力会挑最弱的那一只走。引脚网络与电源箝位的关系见下表。

3.3 CDM 接地反弹风险

CDM 与 HBM 最大的不同是：电荷储存在器件自身，放电时引脚经极低阻抗路径瞬间泄放，地网络上的电压会瞬间反弹。问题不在「有没有地」，而在「地网络够不够低阻、够不够均匀」。若地弹过大，原本安全的引脚对反而被地网络上的反向过压击穿；多引脚同时放电时，地弹还会在引脚间互相抬升。封装与 substrate 的电阻、去耦电容的分布、地网络的连续性，是 CDM 达标的关键——这些恰恰是板级与器件级的交界处，最容易两头都不管。

3.4 走线电阻与地弹的耦合

在器件级语境里，「走线」指的是封装引线、衬底与键合线的寄生电阻，不是 PCB 走线。寄生电阻与电感：每条泄放路径上都有，应力一来就分一点电压，叠加到本要保护的引脚上。地弹耦合：一个引脚放电抬升地电位，通过共享的衬底 / 地网络耦合到相邻引脚，让「没被直接打」的引脚也遭殃。去耦电容：就近的电源去耦能在 ns 窗口里局部稳住电源，削弱地弹幅度。这三者的权衡，是引脚网络设计的核心。

3.5 上电下拉与闩锁防护

SCR 与某些电源箝位一旦触发，如果触发条件持续，就会维持导通——这就是闩锁（latch-up）：电源轨被内部寄生可控硅短接，电流持续增大直至热损坏，必须断电才能恢复。防护要点：上电顺序与下拉：保证电源稳定后再释放使能，关键脚用下拉 / 上拉固定到安全电平，避免上电瞬间的悬空触发；限流：电源入口串限流，使触发电流不足以维持闩锁；隔离环与衬底接触：在版图层面切断寄生通路。闩锁是「会自愈（断电）但会烧片」的失效，处理纪律见下表。

本章小结：器件级防护是接力最后一棒：二极管对、GGNMOS、SCR 各管一段，电源箝位兜底，CDM 考的是地网络质量，闩锁要用断电 + 限流去防。下一章把镜头拉到整机：系统级放电怎么走、TVS 放哪、屏蔽与接地怎么配合。

4. 系统级静电防护（IEC 61000-4-2）

这一章讲整机在被摸、被抓、被放电枪接触时的表现。核心是：电流走的是「外壳 - 连接器 - TVS - 地」这条路，TVS 只是把过压钳住，真正的能量归处是地。系统级达标和器件级达标没有换算关系（第 1.1 节），别用一套成绩替另一套背书。

4.1 接触放电与空气放电的差异

IEC 61000-4-2 规定两种试验方法，机理不同。接触放电：放电枪电极直接接触导电面，放电立即、可重复、波形陡——是首选方法，也是严酷工况的代表。空气放电：电极靠近但不接触，靠击穿空气间隙放电，受环境湿度、间隙、枪速影响，重复性较差，主要用于无法接触的非导体面。两者电压等级对应不同的严酷度；同一设备通常先过接触放电，再视需要补空气放电。对板级设计的启示：接触放电的电流全走金属回路，TVS 与接地是主战场；空气放电更易在缝隙、绝缘面产生局部电弧，屏蔽与缝隙控制更关键。

4.2 放电电流路径与共模回路

系统级放电的电流不是「从枪到芯片」，而是「从枪到参考地再回来」的闭合回路。主路径：放电枪 → 导电外壳 / 连接器 → TVS（被钳住过压）→ 地平面 / 参考地。共模回路：电流经地平面回到放电点，这个回流路径的阻抗与面积决定辐射与残余电压。接口电缆是另一类入口：长电缆像天线，把共模电流耦合进内部电路，即使外壳防护到位，电缆端仍可能出问题（第 4.5 节）。电流回路与 TVS 位置的关系见第 4 章图 4。

4.3 TVS 布局三原则

板级 TVS 的布局比型号更决定成败，三条铁律。就近：TVS 紧贴被保护接口放置，连接器到 TVS 的走线越短越好（第 7.1 节）。短回：TVS 的地脚直接打过孔到完整地平面，回流路径短、回路面积小。先到先挡：TVS 在信号到达被保护器件之前就「截住」过压，不要让它先经过一段长走线再到 TVS。三原则与典型正误布局见下表，可视化对比见第 4 章图 5。

4.4 屏蔽与接地的协同

屏蔽与接地不是两个独立动作，而是一对配合。屏蔽：金属外壳 / 屏蔽罩把放电电流「截」在外部，让内部电路不直面电弧。接地：被屏蔽截住的能量必须有低阻去处，否则就在外壳上「憋」出高压，反而击穿缝隙或绝缘。单点 vs 多点：工频 / 低频耦合噪声可用单点接地防地环路；ESD 属宽频高频事件，机壳与屏蔽体应多点、低阻抗搭接（缩短搭接条、去除喷漆绝缘层）。两种理念冲突时按频率与应力类型权衡，但无论如何，屏蔽体与被保护电路之间要留出「防护前区」（第 7.3 节），不让放电电流穿过敏感区。

4.5 面板、缝隙与电缆的薄弱点

整机防护的最后三处薄弱点，往往决定能不能过系统级。面板与缝隙：外壳拼接缝、按键孔、显示屏边框是空气放电的突破口，缝隙处要做等电位连接或加导电衬垫。电缆：接口电缆是共模电流的天线，输入端加共模扼流与 TVS 阵列，电缆屏蔽层在入口处 360 度环接外壳（第 6.5 节）。内部跨接：不同金属件之间若悬浮，放电时互相抬压，要用金属簧片或编织带做等电位。这三处是系统级测试最易翻车的地方，逐个过、不留悬浮金属件。

本章小结：系统级放电走的是「外壳 - 连接器 - TVS - 地」闭合回路，TVS 负责钳、地负责收；接触与空气放电各有主战场；TVS 就近短回先到先挡；屏蔽接地成对、缝隙电缆逐件点检。下一章转向另一类敌人 EOS：它不靠脉冲，靠持续过流。