上电时序与POR设计

存储器件上电电气行为、测量方法与设计检查单 —— 一份以「上电到首条命令」为主线的电路设计参考 ｜ 编制日期 2026-10-14 ｜ 版本号 Rev 1.0

前言

做硬件的人迟早会遇到同一个噩梦：样片阶段明明好好的板子，到试产或现场开始「偶发不应」。事后复盘时，往往发现所有「该做的」都做了——电源纹量够了、去耦电容按推荐值放了、固件里也加了延时——唯独没有回答一个问题：主芯片发起第一条命令的时刻，存储器件内部到底准备好了没有？

这个问题问的不是电源，而是时序：VCC 斜坡的速率、POR 阈值的穿越、上电最小延时的计时、多轨上电的顺序、解复位的时机，每一环都合格，链起来才合格；任何一环只满足「典型值」不满足「最坏值」，失效就会以间歇性的形式留给量产。这份文档把这条链拆开，逐环给出机制、参数口径、测量方法与检查项。

结论： 上电不是「电来了就能用」，而是一条从 VCC 斜坡、POR 阈值、最小延时到首条命令的时序链——链上任何一环的参数缺失、顺序错误或余量不足，都会在最后一环兑现为「命令丢失」或「器件不应」。 设计的全部动作可以概括为一句话：把链上每一环的参数从 datasheet 里取出来、按最坏情况核算余量、把职责边界写进设计文档。 所有数值为量级性示意，具体参数以正式 datasheet / 规范为准。

读者路径

• 想先建立整体图景：第 1 章（问题本质与阶段划分）+ 第 2 章（器件侧电气行为）。
• 正在画原理图、定上电顺序：第 3 章（主芯片侧时序）+ 第 7 章（设计方法与检查单）+ 附录 B。
• 板子出问题要定位：第 4 章（测量方法）+ 第 9 章（失效案例与定位）。
• 关心掉电、低功耗与电源完整性：第 5 章（掉电衔接）+ 第 6 章（电源门控）+ 第 8 章（电源完整性）。
• 要做选型或兼容替换：第 11 章（选型考量）+ 第 10 章（标准条款）+ 附录 A。
• 只想要结论：第 12 章（十条要点）+ 附录 B（检查单）。

1. 问题本质：上电时序为什么是存储故障高发区

这一章不涉及任何具体数值，只把问题还原成机制：上电过程可以划分成哪几个电气阶段、失效现象怎么归因、器件侧与系统侧各管哪一段。后面所有章节的判断，都是这一章几条原理在具体器件与具体系统上的投影。

1.1 上电过程的电气阶段划分

「上电」在数据手册里是一段曲线，在器件内部是一连串事件。把 VCC 从 0 上升到器件能正确响应第一条命令的全过程拆开，可以划分成五个电气阶段：斜坡上升、阈值穿越、内部复位、就绪等待、首条命令接受。每个阶段都有明确的进入条件与退出条件，主芯片的固件动作必须踩着这些条件走，抢跑任何一个阶段，都会以「命令丢失」或「器件不应」的形式回来。

• 斜坡上升：VCC 从 0 开始上升，速率受器件允许的 dV/dt 窗口约束——过快与过慢都不被保证。
• 阈值穿越：VCC 越过 POR 阈值，内部模拟比较器翻转，上电流程正式启动。
• 内部复位：复位释放前，内部状态机归位，命令接口处于关闭状态。
• 就绪等待：POR 释放后还有一段最小延时（手册中常以 tPOR 一类参数给出），计时到点前命令不被接受。
• 首条命令接受：总线接口使能，主芯片发来的第一条命令被锁存并返回有效响应。

图 1 把五个阶段画在了一条时间轴上：上方曲线是 VCC 从 0 到额定的爬升，红色虚线是 POR 阈值，下方五张卡片是各阶段的内部动作。五个阶段是「与」的关系，不是「或」的关系——VCC 到了额定值只说明第一阶段完成，后面四段一段都免不了。这也是「电来了就能用」这一判断错在哪里：它只看到了第一段。

五个阶段的划分方式不是唯一的：不同厂商数据手册的章节组织不同，参数命名也不同。但阶段的物理内容不变——斜坡、阈值、复位、延时、首命令，五件事在任何存储介质上都存在，只是参数值与内部实现不同。本文后续所有章节，都建立在这五阶段框架上。

1.2 典型失效现象与归因分类

上电时序缺陷的表现可以归纳成四种形态，按隐蔽程度递增：完全无响应（每次上电都不应，示波器一眼能看到）、命令丢失（固件发令超时，重发可能恢复）、间歇失效（时好时坏，与温度、批次相关）、余量丧失（功能正常但已无设计裕量，是最危险也最难发现的一种）。四种形态对应不同的根因分布，归因的第一步是「分侧」——把责任侧分开，再在侧内定位。

图 2 把四个责任侧并列摆开：器件侧回答「这颗料的上电参数是什么」，主芯片侧回答「固件按什么顺序、在什么时刻发令」，电源完整性侧回答「VCC 在爬升与稳态之间发生了什么」，板级与环境侧回答「边界条件与批次差异把参数挤到了哪」。四个侧都要查，但顺序有先后：先查主芯片侧（改固件就行，最便宜），再查器件侧（要逐项读手册），最后查电源完整性（可能要动板子）。

1.3 器件侧与系统侧的职责边界

一条时序链，两端各管一段。器件侧的承诺是：在数据手册规定的条件内（VCC 范围、斜坡速率、温度范围），POR 在阈值窗口内释放、上电延时不超过规定上限、首条命令在计时终点后被正确锁存。系统侧的责任是：提供合格的 VCC 斜坡、按器件要求安排上电顺序与解复位时序、把首条命令发在上电延时终点之后、为上电瞬态提供完整的电源完整性设计。边界清楚，扯皮就少。

1.4 设计输入：上电时序要回答的四个问题

把上电时序设计浓缩成四个问题。这四个问题是全篇的骨架：第 2 章回答问题一与二，第 3 章回答问题三，第 8 章回答问题四，第 4 章回答「怎么验证前三个问题的答案」。

1.5 本文主线与读法

本文的主线是「上电到首条命令」这条时序链，按三个责任侧展开，最后落到测量方法、设计检查单与选型考量：

• 器件侧（第 2 章）：VCC 斜坡与阈值窗口、POR 内部机制、上电最小延时、命令丢弃行为、不同介质差异。
• 主芯片侧（第 3 章）：主芯片 POR 与电源轨、多轨上电顺序、时钟稳定与总线解复位、固件启动与首次访问。
• 电源完整性侧（第 8 章）：上电浪涌、退耦与局部塌陷、地弹与参考完整性、走线瞬态压降。
• 衔接场景（第 5、6 章）：掉电与再上电的静默期、半启动状态、热复位与冷复位、电源门控与唤醒。
• 方法与闭环（第 4、7、9、10、11、12 章）：测量方法、设计检查单、失效案例、标准条款、选型考量、要点汇总。

读法上，第 1、2 章建立机制图景，是后面所有章节的地基；第 3~6 章按责任侧与衔接场景展开；第 7 章是设计方法的收口；第 8~11 章分别处理电源完整性、失效定位、标准条款与选型；第 12 章十条要点汇总。附录 A 是参数速查，附录 B 是可打印的检查单，附录 C 是术语，附录 D 是参考资料。只想解决问题的读者，从第 2 章与附录 B 进；想建立体系的读者，按章号顺序读。

2. 存储器件侧的上电电气行为

这一章把时序链的第一段——器件侧——讲透：VCC 斜坡与阈值窗口怎么约束、POR 内部怎么工作、上电到首条命令要等多久、等待期间的命令会怎样、不同介质差在哪里。本章所有参数均为量级性示意，每一个数值都必须以具体型号的数据手册为准。

2.1 VCC 斜坡速率与阈值窗口

器件对 VCC 爬升有两个方向的约束，方向相反、都不可违。速率上限：斜坡过快时，POR 比较器的穿越时刻不确定，内部计数器可能在错误的电压点起振，复位释放时刻随批次与温度漂移。速率下限：斜坡过慢时，VCC 在阈值附近停留过久，可能反复触发比较器翻转，或进入欠压判定流程，上电时间被拉长甚至无法完成。数据手册通常以 dV/dt 或上电时间的形式给出这两条边界，具体窗口以器件 datasheet 的上电条件章节为准。

图 3 左栏画的是速率维度：三条斜坡曲线里，只有中间那条（合格）能让 POR 在规定时刻释放；右栏画的是阈值维度：Vth 是一个窗口而不是一条线——VCC 穿过窗口的瞬间，POR 开始释放，穿越点在窗口内的具体位置由器件内部电路决定，系统无法直接观测。两个维度共同决定 POR 的释放时刻，这也是上电时序链上第一个「不确定源」。

2.2 上电复位（POR）的内部机制

POR 在器件内部分两层，两层串行工作。模拟层：一个比较器持续监测 VCC，当 VCC 越过阈值窗口时输出翻转，标记「电源已足够」。数字层：比较器输出启动内部计数器，计数期间所有数字逻辑保持复位、命令接口关闭；计数结束后复位统一释放，内部状态机进入已知初态。两层的分工决定了系统只能等、不能催——系统能观测的只有 VCC 与命令响应，比较器何时翻转、计数器计到哪，都在器件内部。

2.3 上电到首条命令的最小延时

从 POR 释放到首条命令被正确接受，中间有一段最小延时——数据手册里通常以 tPOR 一类的参数给出上限。这段延时由数字层计数器决定，与 VCC 实际值、温度、批次相关，系统侧的动作只有一件：把首条命令（或第一条读状态命令）发在计时终点之后，并留出余量。

2.4 上电期间的命令丢弃与错误响应

POR 释放前，器件的命令接口是关闭的——这段时间里到达的命令会怎样？数据手册通常给出明确行为：命令被丢弃、不产生任何响应；片选可能被忽略，时钟沿不触发状态机。换句话说，主芯片「发了」与器件「收到了」是两件事，中间的窗口由上电延时定义。比丢弃更麻烦的是错误响应：某些器件在部分使能状态下可能返回未定义数据，固件如果把上电后第一次读到的值当初值用，就把未定义量带进了系统。

2.5 不同介质器件的上电行为差异

常见存储介质的上电行为差异，可以归纳成三个维度：POR 复杂度（内部要初始化多少状态）、上电后首个动作（主机第一步该发什么）、上电延时量级（从 POR 到就绪要等多久）。SPI NOR 最简单——POR 释放后接口即可用；SPI NAND 多一层复位与内部状态确认；SD NAND 与 eMMC 走的是卡类协议，上电后主机要与器件交换参数（协商电压、总线宽度、访问模式），首条命令只是长流程的起点。

图 4 把「上电到首条命令」画成了五环链，并标注了三个判定点。这条链对所有介质都成立，不同的是每一环的参数与首条命令的形态：SPI 类介质的首条命令通常是读状态寄存器一类的查询命令，卡类介质的首条命令是协议规定的初始化命令（标准命令名，具体命令号以相应规范为准）。

本章小结：器件侧的上电行为可以压缩成五句话——斜坡有窗口、POR 分两层、就绪有延时、等待期命令被丢弃、介质之间差在复杂度与首命令形态。下一章转向主芯片侧：主芯片自己的 POR、多轨上电顺序、时钟稳定与解复位，以及固件启动后的第一次器件访问。

3. 主芯片侧的上电时序

这一章把时序链的第二段——主芯片侧——讲透：主芯片自己的 POR 与电源轨怎么建立、多轨按什么顺序上电、时钟稳定与总线解复位怎么配合、固件启动后第一次访问器件时要注意什么。核心原则：主芯片的每一个「就绪事件」都必须显式地对齐到存储器件的「就绪事件」，不能靠巧合。

3.1 主芯片 POR 与电源轨建立

主芯片侧的上电从自己的 POR 开始。主芯片 POR 监测的是主芯片自己的电源轨，释放时刻只说明主芯片的数字逻辑可以开始工作，不说明任何外设——包括存储器件——已经就绪。主芯片上电相关的关键事件依次是：各电源轨建立、主芯片 POR 释放、时钟起振并稳定、内部复位释放、固件开始执行。存储器件被访问的时刻，必须排在这一串事件全部完成之后，这就是「主芯片侧上电时序」要设计的内容。

3.2 多电源轨的上电顺序

现代系统很少只有一轨电。主芯片通常有核轨与 IO 轨，存储器件可能单独一轨，还有模拟轨、辅助轨等。多轨上电顺序的设计目标是：任何时刻都不出现「电流倒灌」与「未定义状态」——即高电位轨不要通过器件的钳位路径向未建立轨倒灌电流，也不要让器件在部分上电状态下工作。顺序规则通常来自主芯片手册（轨间最大延时）与器件手册（电源域要求），两者取严。

3.3 时钟稳定与总线解复位

总线解复位是主芯片侧最后一个「大事件」：复位释放后，固件才能通过总线访问外设。解复位的时机有两个前提：时钟已经稳定（否则总线采样没有可靠基准）、电源轨已经建立（否则 IO 电平不在定义域）。把解复位提前到时钟稳定之前，总线上的第一次传输就可能采样到错误电平，表现为数据错乱或间歇失效——这类问题用示波器很难抓，因为它只发生在解复位后的前几个周期。

3.4 固件启动与首次器件访问

固件启动代码里的第一次器件访问，是整条链的终点，也是最容易「想当然」的一环。首次访问有三个设计点：访问时机（等器件就绪之后）、访问内容（第一条命令按手册初始化序列选择）、异常处理（超时与重试策略）。三个点里最容易被忽略的是第三个：启动代码通常假定「访问一定会成功」，没有超时保护——一旦器件不应，启动代码就死循环在轮询上，连错误日志都留不下。

3.5 上电时序违规的三种表现

主芯片侧的上电时序违规可以归纳成三种，与第 1 章的失效形态一一对应。顺序错误对应「完全无响应」与器件损坏，解复位过早对应「间歇失效」与数据错乱，首条命令过早对应「命令丢失」与固件超时。三种违规的共性：在典型条件下都能跑，在最坏条件下失效——这正是它们能流过试产的原因。

本章小结：主芯片侧的上电时序可以压缩成三句话——主芯片的每一个就绪事件都要显式对齐到器件就绪、多轨顺序与轨间延时按手册取严、解复位的判据用标志不用延时。下一章讲怎么把这些判断变成可测量的量：测量点、探头、提取口径与余量判定。

4. 上电波形与延时的测量

这一章讲怎么「看见」时序链：测哪些点、用什么探头、怎么从波形里提取斜坡速率与阈值穿越时刻、怎么判定最小延时的余量、怎么把波形变成可复用的基线。核心观点：上电时序的质量不取决于设计得多仔细，而取决于能测量到什么程度——测不出来的余量等于没有余量。

4.1 测量点与探头选择

上电时序测量的第一判据是「器件电源引脚处的 VCC」与「器件片选引脚处的 CS#」在同一时间轴上的关系。只测其中一个，结论都是片面的：只看 VCC，不知道命令何时发；只看 CS#，不知道器件看到的上电过程。四个基本测量点各有分工：① 器件电源引脚（主判据）、② 电源输出端（分离电源慢与器件慢）、③ 片选引脚（读命令时刻）、④ 时钟与命令引脚（读首条命令形态）。

4.2 斜坡速率与阈值的提取

从波形提取两个量。斜坡速率 dV/dt：在 VCC 爬升段取两点算斜率，取点要避开起振毛刺与探头振铃，手册窗口是判定标尺。阈值穿越时刻：器件内部的 POR 阈值无法直接测，工程上用「CS# 首次被正确响应的时刻」反推就绪点，用「VCC 到达手册规定最低工作电压的时刻」近似阈值穿越——两个近似都要在测试报告里写明口径，否则批次间没法比对。

4.3 最小延时的判定与余量

最小延时的判定分三步。第一步，测实际延时：从阈值穿越近似时刻到首条命令有效沿，在示波器上量出来。第二步，对手册上限：把实测与手册给出的上电延时上限对照，实测必须小于上限且留有余量。第三步，算最坏余量：把温度、批次、电压边缘的修正量代进去，算出最坏情况下的余量。余量为负或接近零，就是第 1 章说的「余量丧失」——功能全绿，但没有裕量。

4.4 上电波形的记录与批次比对

上电波形是一次性的——每次上电只发生一次，抓不到就没了。所以记录比单次测量更重要。最小记录集：VCC @ 器件引脚、CS# @ 器件引脚、首条命令若干周期、环境条件（温度、电压、批次号）。记录的目的是建立基线：后续批次与基线比对，任何漂移（斜坡变陡、延时变长、就绪点移动）都是早期预警。

4.5 测量误差的主要来源

上电测量的误差来源可以列成一张清单，按影响排序。探头负载（探头输入电容与电阻改变被测网络）、地线电感（地弹与振铃）、采样率与带宽（快沿失真）、触发抖动（单次事件时刻不准）、近似口径（阈值穿越的近似定义）。前两项靠选型与接法抑制，后三项靠口径统一与多次测量抑制。

本章小结：上电测量的全部要点是一句话——在器件引脚处把 VCC 与 CS# 放在同一时间轴上，先定口径再取数，单次波形不下结论。本章的产出物是一份可执行的测试规范：测点、探头、提取口径、余量判定、记录与比对基线。下一章离开正常上电路径，讲掉电与再上电的衔接。